PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-319651

(43) Date of publication of application: 12.12.1997

(51)Int.Cl.

G06F 12/06 G06F 12/00 G06F 15/78

(21)Application number: 09-062566

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

17.03.1997

(72)Inventor: OZAKI SHINJI

(30)Priority

Priority number: 08 65966

Priority date: 22.03.1996


Priority country: JP

(54) SINGLE CHIP MICROCOMPUTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a microcomputer with which the access conditions of a built-in memory can be flexibly changed.

SOLUTION: A read only memory (ROM) bus 22, random access memory (RAM) bus 26 and IO bus 30 for inputting/outputting independent data from these buses 22 and 26 are connected to a central processing unit (CPU) 12 having an instruction processing part 50 and a data processing part 60. A reloadable register 72 installed inside a memory access control circuit 70 is stored with the set value of wait cycle number related to ROM access, the set value of wait cycle number related to RAM access, and set value for switching the input path of the data processing part 60. These set values are changed corresponding to the cycle time of an internal clock signal (CPU lock signal) ICLK. Corresponding to these set values, the insertion of wait cycles at the respective instruction processing part 50 and data processing part 60 is controlled and it is selected whether or not the input of the data processing part 60 is to be latched.



LEGAL STATUS

[Date of request for examination]

20.02.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3313042

[Date of registration]

31.05.2002

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(11)特許出願公開番号

特開平9-319651

(43)公開日 平成9年(1997)12月12日

| (51) Int. C1. | 識別記号 庁内整理番号 | FI | 技術表示箇所 |
|---------------|-------------|----------------|----------|
| G06F 12/06 | 5 2 2 | G06F 12/06 522 | A |
| 12/00 | 564 | 12/00 564 | A |
| 15/78 | 510 | 15/78 510 | В |

審査請求 未請求 請求項の数10 OL (全9頁)

(21)出願番号 特願平9-62566

(22)出顧日 平成9年(1997)3月17日

(31) 優先権主張番号 特願平8-65966

(32) 優先日 平8(1996)3月22日

(33)優先権主張国 日本(JP)

(71)出顧人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 尾崎 伸治

大阪府門真市大字門真1006番地 松下


電器産業株式会社内

(74)代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】シングルチップ・マイクロコンピュータ

(57)【要約】

【課題】 内蔵メモリのアクセス態様を柔軟に変更でき るシングルチップ・マイクロコンピュータを提供する。 【解決手段】 命令処理部50とデータ処理部60とを 有するCPU12に、ROMバス22及びRAMバス2 6 と、これらのバスから独立したデータ入出力のための IOバス30とを接続する。メモリアクセス制御回路7 0 の中に設けられた書き換え可能なレジスタ72 に、R OMアクセスに係るウェイトサイクル数の設定値と、 R AMアクセスに係るウェイトサイクル数の設定値と、デ ータ処理部60の入力経路の切換えのための設定値とを 格納する。これらの設定値は、内部クロック信号(CP Uクロック信号) ICLKのサイクル時間に応じて変更 される。これらの設定値に応じて、命令処理部50及び データ処理部60の各々におけるウェイトサイクルの挿 入が制御され、かつデータ処理部60の入力をラッチす るかしないかが選択される。



٠,

【特許請求の範囲】

【請求項1】 命令及びデータを記憶するためのメモリ 手段と、

前記メモリ手段に接続されたバス手段と、

内部クロック信号を供給するためのクロック手段と、 特定の命令又はデータを前記内部クロック信号に同期し て処理するように、前記パス手段を介した前記メモリ手

段へのアクセス過程を前記内部クロック信号に同期して 開始するための処理手段と、

前記メモリ手段のアクセス時間と前記内部クロック信号のサイクル時間との関係に応じて決定されたウェイトサイクル数の設定値を記憶するための書き換え可能なレジスタを有し、該レジスタに記憶された設定値に応じた数のウェイトサイクルが前記処理手段による前記メモリ手段へのアクセス過程に挿入されるように前記処理手段を制御するための制御手段とを備えたことを特徴とするシングルチップ・マイクロコンピュータ。

【前求項 2 】 前求項 1 記載のシングルチップ・マイクロコンピュータにおいて、

前記メモリ手段は、命令を記憶するための第1のメモリと、データを記憶するための第2のメモリとを有し、

前記バス手段は、前記第1のメモリと前記処理手段とを接続するための第1のバスと、前記第2のメモリと前記 処理手段とを接続するための第2のバスとを有すること を特徴とするシングルチップ・マイクロコンピュータ。

【静求項3】 静求項2記載のシングルチップ・マイクロコンピュータにおいて、

データ入出力のための外部バス端子と、

前記第1及び第2のバスから独立して前記外部バス端子と前記処理手段とを接続するための第3のバスとを更に備えたことを特徴とするシングルチップ・マイクロコンピュータ。

【 請求項4】 請求項3記載のシングルチップ・マイクロコンピュータにおいて、

データのDMA 転送を実現するように前記第3のバスを 前記第1及び第2のバスに接続するためのDMA制御手 段を更に備えたことを特徴とするシングルチップ・マイ クロコンピュータ。

【請求項 5】 請求項 3 記載のシングルチップ・マイクロコンピュータにおいて、

前記第1及び第2のメモリのテストを実現するように前記第3のバスを前記第1及び第2のバスに接続するためのテスト制御手段を更に備えたことを特徴とするシングルチップ・マイクロコンピュータ。

【請求項6】 データを記憶するためのメモリ手段と、 前記メモリ手段に接続されたバス手段と、

内部クロック信号を供給するためのクロック手段と、

特定のデータを前記内部クロック信号に同期して処理するように、前記バス手段を介した前記メモリ手段への読み出しアクセス過程を前記内部クロック信号に同期して

開始するためのデータ処理手段と、

前記パス手段の上に読み出されたデータを前記内部クロック信号に同期してラッチするためのパスラッチ手段 と

前記バス手段の上に読み出されたデータと、前記バスラッチ手段にラッチされたデータとのいずれかを選択的に 供給するためのスイッチ手段と、

前記スイッチ手段から供給されたデータに前処理を施す ための前処理手段と、

0 前記前処理が施されたデータを前記内部クロック信号に 同期して記憶するためのレジスタ手段と、

前記メモリ手段のアクセス時間と前記前処理に要する時間との和と、前記内部クロック信号のサイクル時間との関係に応じて決定された切換設定値を記憶するための書き換え可能なレジスタを有し、該レジスタに記憶された切換設定値に応じて前記スイッチ手段を制御するための制御手段とを備えたことを特徴とするシングルチップ・マイクロコンピュータ。

【請求項7】 請求項6記載のシングルチップ・マイク ロコンピュータにおいて、

命令を記憶するためのROMと、

データ入出力のための外部バス端子と、

前配バス手段及び前記ROMバスから独立して前配外部バス端子に接続されたIOバスとを更に備えたことを特徴とするシングルチップ・マイクロコンピュータ。

【 請求項 9 】 請求項 8 記載のシングルチップ・マイクロコンピュータにおいて、

データのDMA転送を実現するように前記IOバスを前記パス手段及び前記ROMバスに接続するためのDMA 制御手段を更に備えたことを特徴とするシングルチップ・マイクロコンピュータ。

【請求項10】 請求項8記載のシングルチップ・マイクロコンピュータにおいて、

前記メモリ手段及び前記ROMのテストを実現するように前記IOバスを前記バス手段及び前記ROMバスに接 40 続するためのテスト制御手段を更に備えたことを特徴と するシングルチップ・マイクロコンピュータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シングルチップ・ マイクロコンピュータに関するものである。

[0002]

【従来の技術】 C P U (中央処理装置; central processing unit) と、R O M (read onlymemory) と、R A M (random access memory) とを内蔽したシングルチップ・マイクロコンピュータが知られている。

(2.)

[0003]

【発明が解決しようとする課題】シングルチップ・マイクロコンピュータがいわゆるマイクロコントローラとして使用される場合には、制御対象に応じた周波数を有するCPUクロック信号が選択される。ところが、内蔵されたROM及びRAMの各々のアクセス時間を変更することはできない。したがって、CPUクロック信号のサイクル時間と、ROM及びRAMの各々のアクセス時間との間に不整合が生じることがあった。

【0.004】本発明の目的は、内蔵メモリのアクセス態様をCPUクロック信号のサイクル時間に応じて柔軟に変更できるシングルチップ・マイクロコンピュータを提供することにある。

[0.005]

【課題を解決するための手段】上記目的を達成するために、本発明に係る第1のシングルチップ・マイクロコンピュータは、内蔵メモリのアクセスに係るCPUのウェイトサイクル数をCPUクロック信号のサイクル時間に応じて変更できるようにしたものである。

【0006】具体的には、本発明に係る第1のシングルチップ・マイクロコンピュータは、命令及びデータを記憶するためのメモリ手段(ROM及びRAM)と、該メモリ手段に接続されたパス手段と、内部クロック信号

(CPUクロック信号)を供給するためのクロック手段と、特定の命令又はデータを内部クロック信号に同期して処理するようにバス手段を介したメモリ手段へのアクセス過程を内部クロック信号に同期して開始するた構成を採用したものである。すなわち、該制御手段は、メモリ手段のアクセス時間と内部クロック信号のサイクル時 30間との関係に応じたかの背き換え可能なレジスタを有し、該レジスタに記憶された設定値に応じた数のウェイトサイクルが処理手段によるメモリ手段へのアクセス過程に挿入されるように処理手段を制御するものである。

【0007】上記目的を遠成するために、本発明に係る第2のシングルチップ・マイクロコンピュータは、内蔵メモリから読み出したデータの転送経路をCPUクロック信号のサイクル時間に応じて変更できるようにしたものである。

【0008】 具体的には、本発明に係る第2のシングルチップ・マイクロコンピュータは、データを記憶するためのメモリ手段(例えばRAM)と、該メモリ手段に接続されたバス手段と、内部クロック信号(CPUクロック信号)を供給するためのクロック手段と、特定のデータを内部クロック信号に同期して処理するようにバス手段を介したメモリ手段への読み出しアクセス過程を内部クロック信号に同期して開始するためのデータ処理手段と、バス手段の上に読み出されたデータを内部クロック信号に同期してラッチするためのバスラッチ手段と、バ50

ス手段の上に読み出されたデータとがいいて、ラッチ手段にラッチされたデータとのいずれかを選択的に供給されただののスイッチ手段と、該スイッチ手段と、前処理を施すための前の理手段と、前処理するための自己に応じてスイッチ手段と、切換設とを備えた構成シスタ手段とが制御手段とを備えた構成シスタを制御手段とを備えた構成シスタを制御手段とを備えた構成シスタを制御手段とをである。制御手段とが見いたのである。制御手段とが見いたのである。制御手段のアク信号のサイクル時間との関係に応じてスイック信号のサイクル時間との関係に応じたり換設定値が該レジスタに記憶され、設定が制御された切換設定値に応じてスイッチ手段が制御される。

[0009]

20

【発明の実施の形態】以下、本発明の実施の形態について、図面を参照しながら説明する。

【0010】図1は、本発明に係るシングルチップ・マ イクロコンピュータの構成例を示している。図1のシン グルチップ・マイクロコンピュータ10は、いわゆるハ ーパード (Harvard) アーキテクチャを有するRISC (reduced instruction setcomputer) タイプのCPU 12と、該CPU12へ内部クロック信号ICLKを供 給するための内部クロック生成回路14と、外部クロッ ク端子16と、クロック制御端子18とを備えている。 内部クロック生成回路14は、PLL (phaselocked lo op) 回路を内蔵しており、外部クロック端子16を介 して与えられた外部クロック信号ECLKから、内部ク ロック信号ICLKを生成する。クロック制御端子18. に与えられたクロック制御信号CTRLは、外部クロッ ク信号ECLKと内部クロック信号ICLKとの周波数 の比率を決定する。マイクロコンピュータ10は、主に 命令を記憶するためのROM20と、該ROM20とC PU12とを接続するためのROMバス22と、主にデ ータを記憶するためのRAM24と、該RAM24とC PU12とを接続するためのRAMバス26とを更に備 えている。マイクロコンピュータ10は、外部バスイン ターフェイス28と、ROMパス22及びRAMパス2 6の各々から独立した IOバス30と、データ入出力の ための外部バス端子32とを更に備えている。外部バス インターフェイス28は、IOバス30と外部バス端子 3 2 との間のインターフェイスを司る。 IOパス 3 0 は、外部パスインターフェイス28とCPU12とを接 続するものである。このIOバス30には、タイマ34 が接続されている。マイクロコンピュータ10は、デー 夕のDMA (direct memory access) 転送と内蔵メモリ 20、24のテストとを制御するためのDMA/テスト 制御回路36と、ROMパススイッチ38と、RAMパ ススイッチ40とを更に備えている。ROMパススイッ チ38はROMバス22とIOバス30との間に介在し

たスイッチであり、RAMバススイッチ40はRAMバ

20

ス26と10バス30との間に介在したスイッチであ

【0011】図2は、CPU12の内部構成を示してい る。CPU12は、パイプライン構造を有する命令処理 部50と、ROMバス22とRAMバス26とIOバス 30とのいずれかを選択的に命令処理部50に接続する ための命令バススイッチ55と、パイプライン構造を有 するデータ処理部60と、ROMバス22とRAMバス 26と IOバス30とのいずれかを選択的にデータ処理 部60に接続するためのデータバススイッチ65とを備 10 えている。データ処理部60は、データバススイッチ6 5から供給されたデータに前処理(右シフト又は左シフ トによるビット幅調整、符号拡張など)を施すためのア ライナ61と、該前処理が施されたデータを内部クロッ ク信号 1 C L K に同期して記憶するためのレジスタ 6 2 とを備えている。データパススイッチ65とアライナ6 1との間には、バスラッチ66と、データ入力スイッチ 67とが介在している。バスラッチ66は、ROMバス 22、RAMパス26及びIOパス30のうちデータバ ススイッチ65によって選択されたバスの上のデータを 内部クロック信号ICLKに同期してラッチするもので ある。データ入力スイッチ67は、ROMバス22、R AMバス26及びIOバス30のうちデータバススイッ チ65によって選択されたバスの上のデータと、バスラ ッチ66にラッチされたデータとのいずれかを選択的に アライナ61へ供給するものである。

【0012】図2のCPU12は、命令処理部50、デ ータ処理部60及びデータ入力スイッチ67の各々を内 部クロック信号ICLKのサイクル時間に応じて制御す るためのメモリアクセス制御回路70を更に備えてい る。メモリアクセス制御回路70は、命令処理部50及 びデータ処理部60の各々のメモリアクセス過程へのウ ェイトサイクルの挿入を制御するためのウェイト制御回 路71と、データ処理部60から供給されるレジスタ設 定信号SETによる書き換えが可能な設定値レジスタ7 2とを備えている。設定値レジスタ72は、ROM20 のアクセスに係るウェイトサイクル数の設定値ROM_ WAITと、RAM24のアクセスに係るウェイトサイ クル数の設定値RAM _ WAITと、データ入力スイッ チ67へ供給すべき選択信号SELを決定するための切 換設定値DATA_IN_SELとを記憶するものであ る。例えば、ROM_WAIT=1ならば、ROMアク セス過程に単一のウェイトサイクルが挿入される。 RO M_WAIT=0ならば、ROMアクセス過程にウェイ トサイクルが挿入されることはない。 RAM WAIT = 0 ならば、RAMアクセス過程にウェイトサイクルが 挿入されることはない。また、DATA_IN_SEL = 1 ならばデータバススイッチ65の出力がバスラッチ 6 6 を介してアライナ 6 1 へ供給され、DATA_IN _SEL=0ならばデータバススイッチ65の出力が直 50 接にアライナ61へ供給される。

【0013】上記シングルチップ・マイクロコンピュー タ10によれば、命令バススイッチ55がROMバス2 2 を、データバススイッチ 6 5 が R A M バス 2 6 をそれ ぞれ選択した際には、命令の処理とデータの処理とが並 行して進められる。この間、IOバス30は、命令処理 部50及びデータ処理部60のいずれからも切り離され ている。したがって、ROMバス22及びRAMバス2 6の各々の負荷が軽減される効果がある。データのDM A転送を実行する場合には、DMA/テスト制御同路3 6 によりROMバススイッチ38又はRAMバススイッ チ40が閉じられる。したがって、外部バス端子32 は、CPU12を介さずにROM20又はRAM24に 接続される。ROM20のテスト実行時にはROMバス スイッチ38が、RAM24のテスト実行時にはRAM バススイッチ40がそれぞれ閉じられる。

【0014】以下、命令処理部50がROM20から特 定の命令を読み出し、かつデータ処理部60がRAM2 4から特定のデータを読み出す場合について説明する。 ここでは、命令処理部50及びデータ処理部60に分配 される内部クロック信号ICLKの周波数は100MH z又は50MHzであるものとする。つまり、内部クロ ック信号のサイクル時間(CPUサイクル時間)Tcyc は、10 n s 又は20 n s である。また、命令処理部5 0 が R O M 2 0 からの命令の読み出しを起動してから該 命令処理部 5 0 が命令を受け取るまでに要する時間 (R OMアクセス時間) Trom は17nsであり、データ処 理部60がRAM24からのデータの読み出しを起動し てから該データ処理部60がデータを受け取るまでに要 する時間 (RAMアクセス時間) Tram は8 ns であ り、アライナ61による前処理時間(アライナ処理時 間) Talg は4nsであるものとする。言うまでもな く、CPUサイクル時間Tcyc が変化しても、ROMア クセス時間 Trom 、 R A M アクセス時間 Tram 及びアラ イナ処理時間 Talg は変化しない。

【0015】上記3つの設定値ROM_WAIT, RA M_WAIT及びDATA_IN_SELは、シングル チップ・マイクロコンピュータ10のユーザにより決定 され、かつ初期化プログラムを実行することによりそれ 40 ぞれ設定値レジスタ72に書き込まれる。設定値ROM _WAITは、ROMアクセス時間Trom とCPUサイ クル時間 T cyc との関係に応じて決定される。具体的に は、T cyc = 1 0 n s ならば 2 T cyc > T rom > T cyc であるので、ROM WAIT=1の設定がなされる。 Tcvc = 20 n s ts it Trom < Tcyc であるので、R OM_WAIT=0の設定がなされる。設定値RAM_ WAITは、RAMアクセス時間TramとCPUサイク ル時間 T cyc との関係に応じて決定される。 具体的に は、 T cyc = 10 n s 及び20 n s のいずれにおいても

Tram <T cyc であるので、RAM WAIT=0の設

定がなされる。設定値DATA_IN_SELは、RA Mアクセス時間Tram とアライナ処理時間Talg との和 と、CPUサイクル時間 T cyc との関係に応じて決定さ れる。具体的には、Tcyc = 10 n s ならばTram + T alg > T cvc であるので、バスラッチ66を通るデータ 転送経路がデータ入力スイッチ67によって選択される ように、DATA_IN_SEL=1の設定がなされ る。Tcyc = 20 n s ならばTram + Talg <Tcyc で あるので、バスラッチ66を経由しないデータ転送経路 がデータ入力スイッチ67によって選択されるように、 $DATA_IN_SEL=0$ の設定がなされる。なお、 2 T cyc > T ram > T cyc が成り立つようなRAMアク セス時間 Tram とCPUサイクル時間 T cyc との組合せ が採用される場合には、RAM_WAIT=1の設定が なされる。この場合には、Tram + Talg > 2 Tcyc な らばDATA_IN_SEL=1の設定が、Tram + T alg <2 T cyc ならばDATA_IN_SEL=0の設 定がそれぞれなされる。

【0016】図3は、内部クロック信号ICLKが10 0 MHzの周波数を有する場合 (T cyc = 10 n s の場 合)のROM20の読み出しアクセス過程を示してい る。サイクル1では、ROM20からROMバス22へ の特定の命令の読み出しを、内部クロック信号ICLK の立ち上がりエッジに同期して命令処理部50が起動す る。サイクル2では、レジスタ72に記憶された設定値 ROM _ WAIT (=1) に応じて単一のウェイトサイ クルがROMアクセス過程に挿入されるように、ウェイ ト制御回路71が命令処理部50を制御する。サイクル 3 では、ROMパス22の上に読み出された命令を、内 命令処理部50が実行する。また、命令処理部50は、 サイクル3において、ROM20からROMバス22へ の次の命令の読み出しを内部クロック信号ICLKの立 ち上がりエッジに同期して起動する。

【0017】図4は、内部クロック信号ICLKが50 MHzの周波数を有する場合 (T cyc = 20 n s の場 合)のROM20の読み出しアクセス過程を示してい . る。ROM _ WAIT = 0 の設定がなされるので、RO M20のアクセス過程に無用のウェイトサイクルが挿入 上に読み出された命令は、サイクル2において命令処理。 部50により直ちに実行される。また、サイクル2では ROM20から次の命令が読み出される。

【0018】図5は、内部クロック信号ICLKが50 MHzの周波数を有する場合 (T cyc = 20 n s の場 合)のRAM24の読み出しアクセス過程を示してい る。このケースではTram + Talg < Tcyc であるの で、RAM24のアクセス過程に無用のウェイトサイク ルが挿入されることがないようにRAM_WAIT=0 の設定がなされ、かつバスラッチ 6 6 を経由しないデー 50 間) T cyc は、レジスタ 7 2 に設定された外部クロック。

夕転送経路が選択されるようにDATA__IN__SEL = 0 の設定がなされる。したがって、サイクル 1 の開始 時点からRAMアクセス時間Tram (=8ns)の後に RAM24からRAMバス26の上にデータが読み出さ れ、該読み出されたデータに直ちにアライナ61により 前処理が施される。この前処理はサイクル1の終了時点 までに完了し、サイクル2における内部クロック信号I CLKの立ち上がりエッジに同期して前処理済みのデー タがレジスタ62に記憶される。そして、レジスタ62 10 に記憶されたデータに更に処理が施される。RAMバス 26は、RAM24から読み出されたデータをサイクル 1の終了時点まで保持する。サイクル2では、RAMバ ス26を他のデータアクセスに使用することができる。 【0019】図6は、内部クロック信号ICLKが10 0 M H z の周波数を有する場合 (T cyc = 10 n s の場 合)のRAM24の読み出しアクセス過程を示してい る。このケースではTram <Tcyc かつTram + Talg >T cyc であるので、RAM24のアクセス過程に無用 のウェイトサイクルが挿入されることがないようにRA 20 M _ W A I T = 0 の設定がなされ、かつパスラッチ 6 6 を通るデータ転送経路が選択されるようにDATA_I N_SEL=1の設定がなされる。したがって、サイク ル1の開始時点からRAMアクセス時間Tram (=8 n s) の後にRAM24からRAMバス26の上にデータ が読み出され、該読み出されたデータがサイクル2にお ける内部クロック信号ICLKの立ち上がりエッジに同 期してバスラッチ66にラッチされる。サイクル2にお いて、アライナ61はラッチ済みのデータに前処理を施 す。この前処理はサイクル2の終了時点までに完了し、 部クロック信号ICLKの立ち上がりエッジに同期して 30 サイクル3における内部クロック信号ICLKの立ち上 がりエッジに同期して前処理済みのデータがレジスタ 6 2に記憶される。そして、レジスタ62に記憶されたデ ータに更に処理が施される。 RAMバス26は、RAM 24から読み出されたデータをサイクル1の終了時点ま で保持する。該データはパスラッチ66に保存されるの で、サイクル2ではRAMバス26を他のデータアクセ スに使用することができる。なお、図6のケースにおい てバスラッチ66を経由しないデータ転送経路が選択さ れた状態を想定すると、この状態ではRAMバス26の されることはない。サイクル1の間にROMバス22の 40 使用効率が悪くなる。RAMバス26は、RAM24か ら読み出されたデータがアライナ61へ供給され続ける ように、該データをサイクル2の終了時点まで保持しな ければならないからである。

> 【 0 0 2 0 】 なお、上記 3 つの設定値 R O M __ W A I T. RAM_WAIT及びDATA_IN_SELに代 えて、シングルチップ・マイクロコンピュータ10のユ ーザにより決定された外部クロック信号ECLKの周波 数をレジスタ72に設定するようにしてもよい。内部ク ロック信号ICLKのサイクル時間(CPUサイクル時

9

信号ECLKの周波数と、クロック制御信号CTRLにより指定された周波数比率とに基づいて算出される。 ROMアクセス時間Trom、RAMアクセス時間Tram及びアライナ処理時間Talgは、いずれも既知の時間である。これらの既知時間と、算出されたCPUサイクル時間Tcycとに基づいて、上記3つの値ROM_WAIT、RAM_WAIT及びDATA_IN_SELがメモリアクセス制御回路70により自動的に決定され得る。

[0021]

【発明の効果】以上説明してきたとおり、本発明によれば、内蔵メモリのアクセスに係るCPUのウェイトサイクル数をCPUクロック信号のサイクル時間に応じて変更できるようにし、又は内蔵メモリから読み出したデータの転送経路をCPUクロック信号のサイクル時間に応じて変更できるようにしたので、高いメモリアクセス効率を有するシングルチップ・マイクロコンピュータを実現することができる。

【図面の簡単な説明】

【図1】本発明に係るシングルチップ・マイクロコンピ 20 ュータの構成例を示すプロック図である。

【図2】図1中のCPUの内部構成を示すプロック図である。

【図3】内部クロック信号が100MHzの周波数を有する場合の図1中のROMの読み出しアクセス過程を示すタイミング図である。

【図4】内部クロック信号が50MHzの周波数を有する場合の図1中のROMの読み出しアクセス過程を示すタイミング図である。

【図5】内部クロック信号が50MHzの周波数を有す 30 る場合の図1中のRAMの読み出しアクセス過程を示すタイミング図である。

【図6】内部クロック信号が100MHzの周波数を有する場合の図1中のRAMの読み出しアクセス過程を示すタイミング図である。

【符号の説明】

- 10 シングルチップ・マイクロコンピュータ
- 12 CPU
- 14 内部クロック生成回路(クロック手段)
- 16 外部クロック端子

- 18 クロック制御端子
 - 20 ROM (メモリ手段, 第1のメモリ)
 - 22 ROMバス (第1のパス)
 - 24 RAM (メモリ手段, 第2のメモリ)
 - 26 RAMバス (第2のバス)
 - 28 外部パスインターフェイス
 - 30 IOパス (第3のパス)
 - 32 外部パス端子
- 34 917
- 10 36 DMA/テスト制御回路(DMA制御手段,テスト制御手段)
 - 38 ROMパススイッチ
 - 40 RAMNZZTッチ
 - 50 命令処理部(処理手段)
 - 55 命令パススイッチ
 - 60 データ処理部 (データ処理手段)
 - 61 アライナ(前処理手段)
 - 62 レジスタ (レジスタ手段)
 - 65 データパススイッチ
 - 66 バスラッチ (バスラッチ手段)
 - 67 データ入力スイッチ (スイッチ手段)
 - 70 メモリアクセス制御回路 (制御手段)
 - 71 ウェイト制御回路
 - 72 設定値レジスタ
 - CTRL クロック制御信号

DATA_IN_SEL データ入力スイッチの切換設 定値

ECLK 外部クロック信号

ICLK 内部クロック信号

30 RAM_WAIT RAMアクセスに係るウェイトサイクル数の設定値

ROM_WAIT ROMアクセスに係るウェイトサイクル数の設定値

SEL 選択信号 .

SET レジスタ設定信号

Talg アライナ処理時間(前処理時間)


T cyc C P Uサイクル時間

Tram RAMアクセス時間


Trom ROMアクセス時間

40


[図1]



[図2]



[図6]



[図3]

